发明名称 |
积体电路及其制造方法 |
摘要 |
本发明揭示用以隔离高密度积体电路中之装置的自行排齐之沟槽填充。一深、窄沟槽隔离区形成于装置之间的一基板中。该沟槽区包括两个沟槽部分。一定位于一第二沟槽部分之上的第一沟槽部分用一沈积介电质填充。该第二沟槽部分用一生长介电质填充。藉由生长一介电材料来填充该下部沟槽部分在该下部部分内提供介电材料之一均匀分布。藉由沈积一介电材料来填充该上部沟槽部分在该上部部分中提供材料之一均匀分布,同时亦防止该介电质侵占入(例如)装置通道区中。可藉由在蚀刻形成于用于该装置之该基板之上的一或多个层之后或作为该蚀刻之部分蚀刻该基板以形成该沟槽区来制造装置。此可确保在沟槽隔离区之间的装置之闸极与通道区的排齐。 |
申请公布号 |
TWI324390 |
申请公布日期 |
2010.05.01 |
申请号 |
TW095137820 |
申请日期 |
2006.10.13 |
申请人 |
桑迪士克股份有限公司 |
发明人 |
杰克H 元 |
分类号 |
H01L27/115;H01L21/762;H01L21/8247 |
主分类号 |
H01L27/115 |
代理机构 |
|
代理人 |
黄章典;楼颖智 |
主权项 |
一种制造一积体电路之方法,其包含:在一基板中于形成于该基板之上之一电荷储存层的一第一部分与形成于该基板之上之该电荷储存层的一第二部分之间形成一沟槽隔离区,该形成包括形成一在该基板中于该电荷储存层之该第一部分与该第二部分之间的第一沟槽部分及一在该基板中于该电荷储存层之该第一部分与该第二部分之间的第二沟槽部分,在形成该沟槽隔离区之前形成该电荷储存层之该第一部分及该第二部分,在该第一沟槽部分之后形成该第二沟槽部分,该第一沟槽部分包含一第一侧壁、一第二侧壁及一底部;在形成该第二沟槽部分之前,在该第一侧壁上形成一第一侧壁间隔物及在该第二侧壁上形成一第二侧壁间隔物,其中形成该第二沟槽部分包含,在该第一沟槽部分的该底部于该第一侧壁间隔物及该第二侧壁间隔物之间蚀刻该基板,以在该第一沟槽部分之下形成该第二沟槽部分;生长一第二介电材料以至少部分地填充该第二沟槽部分;在生长该第二介电材料之后,移除该第一侧壁间隔物与该第二侧壁间隔物;及在移除该第一侧壁间隔物及该第二侧壁间隔物之后,沈积一第一介电材料以至少部分地填充该第一沟槽部分。 |
地址 |
美国 |