发明名称 |
大数模乘计算乘法器 |
摘要 |
本发明提出了大数模乘计算乘法器,其中,REDC控制单元分别连接到双口SRAM的两个读写控制端口和REDC数据通道单元的使能控制端口,用来进行读写控制和计算控制;所述双口SRAM用于存储算法中的操作数A,B,N,R以及运算中的中间结果和最终计算结果;所述数据通道单元从双口SRAM的两个数据读写端口获得数据,用于完成算法中大数的乘法和加法运算。本发明通过将操作数存储于同步SRAM中,对模N为2048bits时,只需要2Kbytes的存储空间,具有电路面积小,电路功耗低的优点;当对公钥加密安全性的要求提高,需要增加模N的比特数时,只需将同步SRAM存储空间增加,电路面积增加很少,便于扩展;并且本发明电路实际应用时,会充分利用电路所有部分,提高运算的速度。 |
申请公布号 |
CN1696894B |
申请公布日期 |
2010.04.28 |
申请号 |
CN200410044461.5 |
申请日期 |
2004.05.10 |
申请人 |
华为技术有限公司 |
发明人 |
王海;黄勇 |
分类号 |
G06F7/72(2006.01)I |
主分类号 |
G06F7/72(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种大数模乘计算乘法器,其特征在于:包括:REDC控制单元、双口SRAM和REDC数据通道单元;所述的REDC控制单元分别连接到所述双口SRAM的两个读写控制端口和所述REDC数据通道单元的使能控制端口,用来进行计算控制和读写控制;所述的双口SRAM用于存储REDC_Y算法中的操作数A,B,N,R以及运算中的中间结果和最终计算结果;所述的数据通道单元从所述双口SRAM的两个数据读写端口获得数据,用于完成算法中大数的乘法和加法运算。 |
地址 |
518129 广东省深圳市龙岗区坂田华为总部办公楼 |