3V-5V自校正占空比时钟芯片输出电路

摘要

本发明提供一种自校正占空比时钟芯片输出电路，包括一个模拟前置驱动器与I/O接口，以及在前置驱动器之前的一个占空比校正单元。前置驱动器与I/O接口可在3V模式下或5V模式下工作，还可以在他们之间的任何电压下工作，依所提供的电源而定。无需生产配置或后生产配置。本发明利用一种特殊的偏置电路可减小Vcc、温度和其它工艺偏差的影响。当电路工作在3V和5V之间，占空比校正单元产生一定的占空比变化范围。

主权项

一种用于保持时钟芯片具有恒定的占空比的电路，包括：一配制成的第一电路，回应电源电压至少产生一个偏置信号；一配制成的第二电路，其接收一个有50％占空比的输入时钟信号及所述至少一个偏置信号，所述第二电路改变回应于至少一个偏置信号的输入时钟信号的占空比产生输出时钟信号；一第三电路，用来接收第二电路所输出的时钟信号和第一电路提供的至少一个偏置信号，第三电路降低了所述输出时钟信号的变化的灵敏度；所述第二电路包含：多个连接在所述电源和地之间用来接收输入时钟信号和所述至少一偏置信号的晶体管，其产生有一恒定的占空比的输出时钟信号；一个连接到所述多个晶体管的一个调整晶体管和一个连接在第一电阻和第二电阻之间的接点的开关门，所述第二电阻连接在所述的接点和地之间，所述第一电阻连接在供给电压和所述接点之间；其特征在于所述第二电路进一步包括一个连接在所述电源电压和所述第一电阻之间的控制晶体管，所述控制晶体管有一个控制输入端，当所述控制输入端在第一数字状态时使得所述控制晶体管工作，当所述控制输入端处于第二数字状态时，控制晶体管不工作。