可修改配置参数的DDR2控制器

摘要

本实用新型公开一种可修改配置参数的DDR2控制器，是与物理层、读数据存储缓冲器还相接有可配置参数控制器，可配置参数控制器设有单片机控制器，单片机控制器与状态寄存器相接并通过地址译码器、数据多路复用电路与频率寄存器、控制寄存器、数据接口寄存器及地址寄存器相接，频率寄存器通过时钟控制器与输入同步电路相接，控制寄存器和状态寄存器与开始、停止和仲裁控制电路相接，数据接口寄存器与输入/输出数据转换寄存器、地址比较器相接，地址寄存器与地址比较器相接；时钟控制器、输入同步电路与开始、停止和仲裁控制电路相接，时钟电路还与输入/输出数据转换寄存器相接；开始、停止和仲裁控制电路与输入/输出数据转换寄存器、地址比较器相接。

主权项

一种可修改配置参数的DDR2控制器，有相连接的DDR控制电路及物理层，与DDR控制电路相接有读/写地址存储缓冲器，与物理层相接有写数据存储缓冲器、读数据存储缓冲器，其特征在于：与物理层、读数据存储缓冲器还相接有可配置参数控制器，所述可配置参数控制器设有单片机控制器，单片机控制器与状态寄存器相接并通过地址译码器、数据多路复用电路与频率寄存器、控制寄存器、数据接口寄存器及地址寄存器相接，频率寄存器、控制寄存器、状态寄存器、数据接口寄存器及地址寄存器相互通信连接；频率寄存器通过时钟控制器与输入同步电路相接，控制寄存器和状态寄存器与开始、停止和仲裁控制电路相接，数据接口寄存器与输入/输出数据转换寄存器、地址比较器相接，地址寄存器与地址比较器相接；时钟控制器、输入同步电路与开始、停止和仲裁控制电路相接，时钟电路还与输入/输出数据转换寄存器相接；开始、停止和仲裁控制电路与输入/输出数据转换寄存器、地址比较器相接。