核心逻辑电路及时脉信号偏移调整方法

摘要

本发明是为一种核心逻辑电路及时脉信号偏移调整方法，具体涉及一种时脉信号偏移调整的核心逻辑电路，尤指应用于一核心逻辑电路与其所接收的一第一频率时脉信号与一第二频率时脉信号之间，该时脉信号偏移号调整方法包含下列步骤：于一单位时间内利用该第一频率时脉信号对该第二频率时脉信号进行采样而产生一数据；以及当该数据为一第一数据时而使该核心逻辑电路进入一时脉信号调整状态，以进行调整该第一频率时脉信号与该第二频率时脉信号之间所产生的一相位差值。本发明所述的核心逻辑电路及时脉信号偏移调整方法，解决了因为时脉信号偏移所产生计算机系统无法正常运作的问题。

主权项

一种核心逻辑电路，其特征在于，用于一计算机系统中，且应用于一第一频率时脉信号与一第二频率时脉信号之间，该核心逻辑电路包含：一第一芯片，其是可接收该第一频率时脉信号；一第二芯片，信号连接于该第一芯片，其是可接收该第二频率时脉信号；以及一时脉信号调整单元，信号连接于该第一芯片与该第二芯片，其是可接收该第一频率时脉信号与该第二频率时脉信号，并于一单位时间内利用该第一频率时脉信号对该第二频率时脉信号进行采样而产生一采样码，该核心逻辑电路根据该采样码来判断该第一频率时脉信号与该第二频率时脉信号之间所产生的一相位差值是否达到了使该计算机系统无法正常运作的标准；其中，当该采样码为表示该相位差值达到了使该计算机系统无法正常运作的标准的一第一数据时，该时脉信号调整单元进入一时脉信号调整状态，以调整缩短该相位差值；当该采样码为表示该相位差值处于使该计算机系统正常运作的范围内的一第二数据时，该时脉信号调整单元进入一运作侦测状态，使得该第一芯片与该第二芯片的功能得以运作且该时脉信号调整单元持续侦测该第一频率时脉信号对该第二频率时脉信号进行采样所产生的该采样码。