一种适用于干涉型光纤陀螺的监控装置

摘要

本发明公开了一种适用于干涉型光纤陀螺的监控装置，其第一处理器D4接收陀螺输出的串口数据、PIN_1信号、PIN_2信号、光源温控Fault0_1信号、光源温控Fault1_1信号、光源温控Fault0_2信号、光源温控Fault1_2信号、电源3V3_DP1信号，第一处理器的电平转换电路接收第一处理器D4输出的数据信息，第二处理器的电平转换电路接收第二处理器D8输出的数据信息，第二处理器D8分别输出电源控制信号给陀螺检测电路电源控制开关D10和辅助光源电源控制开关D11。本发明采用双CPU冗余备份设计的监控装置，第一个CPU用于接收干涉型光纤陀螺输出的参数，经打包后输出；第二个CPU用于监控干涉型光纤陀螺的工作状态，同时也对第一个CPU的工作状态进行监控，也可以作为第一个CPU的通讯备份。这样的监控装置可以实时地处理三轴光纤陀螺的各种工作状态，并根据三轴光纤陀螺定义的故障进行相关性的处理，并提高了监控装置的可靠性。

主权项

一种适用于干涉型光纤陀螺的监控装置，采用两个处理器芯片对三轴光纤陀螺的工作状态进行实时监控，其特征在于：该监控装置由第一处理器(D4)、第二处理器(D8)、第一处理器的电平转换电路、第二处理器的电平转换电路、第一处理器电源控制开关(D9)、陀螺检测电路电源开关(D10)和辅助光源电源控制开关(D11)组成；第一处理器(D4)选取TMS320LF240XA系列芯片；第二处理器(D8)选取TMS320LF240XA系列芯片；第一处理器(D4)的电平转换电路和第二处理器(D8)的电平转换电路中的接收电平转换芯片选取MAX3371芯片、发送电平转换芯片选取MAX3371芯片；第一处理器电源控制开关(D9)选取TPS2024芯片；陀螺检测电路电源开关(D10)选取TPS2024芯片；辅助光源电源控制开关(D11)选取TPS2024芯片；所述第一处理器(D4)第一方面接收干涉型光纤陀螺输出的串口数据、第一光电探测器的预处理电路(A2)输出的PIN_1信号、第二光电探测器的预处理电路(A4)输出的PIN_2信号、光源温控Fault0_1信号、光源温控Fault1_1信号、光源温控Fault0_2信号、光源温控Fault1_2信号和电源3V3_DP1信号；第二方面输出第一数据信息给所述第一处理器的电平转换电路；所述第二处理器(D8)分别输出电源控制信号给陀螺检测电路电源控制开关(D10)和辅助光源电源控制开关(D11)；所述干涉型光纤陀螺输出的串口数据是指陀螺角速度的X轴信息32bits、Y轴信息32bits、Z轴信息32bits和陀螺内部温度信息12bits；第二处理器(D8)中通过故障判断阈值来判定干涉型光纤陀螺的故障，该故障判断阈值是指PIN阈值下限FH，上限199H和温度阈值下限OOOH，上限5A0H；该监控装置的硬件电路中各端子的联接为：第一处理器(D4)的电源输入端6、10、27、35、52、56、AD转换供电电源输入端21和锁相环供电电源输入端39与第一处理器电源控制开关(D9)的输出端6相连，AD转换高参考电压端20与电压参考源芯片C3的电压输出端4相连，FLASH烧写供电电源输入端60接+5V电源；第一处理器(D4)的地输入端5、9、26、51和55接数字地，电源驱动中断输入端36接数字地，AD转换器供电地输入端22接模拟地，AD转换器低参考电压输入端19接模拟地；第一处理器(D4)的端7、8、29、30、31、32和33分别接第一JTAG下载插座(X3)的端8、7、6、4、2、3和5，第一JTAG下载插座(X3)的端8与电阻R4联接后与第一处理器电源控制开关(D9)的端6联接，端7与电阻R3联接后与第一处理器电源控制开关(D9)的端6联接，端1与第一处理器电源控制开关(D9)的端6联接，端9接数字地；第一处理器(D4)的AD转换输入端17通过电阻R25与第一光电探测器的预处理电路(A2)的端1联接，第一光电探测器的预处理电路(A2)的端8接+5V电源后通过电容C47接模拟地，端4接-5V电源后通过电容C46接模拟地，端3通过电容C45接模拟地，并通过电阻R21接陀螺，电阻R24与电容C48并联后联接在第一光电探测器的预处理电路(A2)的端1和端2之间，端2通过电阻R23和电容C44后接模拟地，且通过电阻R22与光电转换器的端7联接；AD转换输入端18通过电阻R30与第二光电探测器的预处理电路(A4)的端1联接，第二光电探测器的预处理电路(A4)的端8接+5V电源后通过电容C52接模拟地，端4接-5V电源后通过电容C51接模拟地，端3通过电容C50接模拟地，并通过电阻R26接陀螺，电阻R29与电容C53并联后联接在第二光电探测器的预处理电路(A4)的端1和端2之间，端2通过电阻R28、电容C49接模拟地，且通过电阻R27与光电转换器的端7联接；第一处理器(D4)的启动ROM使能输入端23经电阻R17后与第一处理器电源控制开关(D9)的端6相连；第一处理器(D4)的时钟输入端24与晶振电路G1连接；第一处理器(D4)的复位信号输入端28经电阻R5后与第一处理器电源控制开关(D9)的端6相连，经电容C25后接数字地；电阻R19与电容C35串联，且与电容C35并联构成一个振荡电路连接在第一处理器(D4)的锁相环时钟滤波输入端38与锁相环时钟滤波输入端37之间；第一处理器(D4)的SPI片选输出端40、SPI主出从入端45和SPI时钟输出端47与光源电路联接，数字IO输入端53和54与光源电路联接；第一处理器(D4)的数字IO输出端41经电阻R6后与第二处理器(D8)的外部中断输入42端联接；第一处理器(D4)的串行数据输入端44经电阻R7后与第一处理器电源控制开关(D9)的端6相连，且与光纤陀螺的Z轴相连；电平转换芯片D2的端4接收CAN总线信号，经电平转换后经端3输出给第一处理器(D4)的端63；第一处理器(D4)的端64输出信号经电平转换芯片D3的端3电平转换后，通过电平转换芯片D3的端4输出信号给CAN总线，第一处理器(D4)的端63和端64实现了第一处理器(D4)与CAN总线的通讯；第二处理器(D8)的供电电源输入端6、10、27、35、52、56和锁相环供电电源输入端39接数字3.3V电源；AD转换器供电电源输入端21接模拟3.3V电源；AD转换高参考电压端20与电压参考源芯片C4的电压输出端4相连；FLASH烧写供电电源输入端60接+5V电源。第二处理器(D8)的地输入端5、9、26、34、51、55接数字地，电源驱动中断输入端36接数字地，AD转换供电地输入端22接模拟地，AD转换低参考电压端19接模拟地；第二处理器(D8)的端7、8、29、30、31、32和33分别接到第二JTAG下载插座(X4)的8、7、6、4、2、3和5端，第二JTAG下载插座(X4)的端8通过电阻R12接数字3.3V，端7通过电阻R11接数字3.3V，端1接数字3.3V，端9接数字地；第二处理器(D8)的端2与陀螺检测电路电源开关(D10)的端4联接，且通过电阻R15与数字地联接；端3与辅助光源电源控制开关(D11)的端4联接，且通过电阻R16与数字地联接；端4与第一处理器电源控制开关(D9)的端4联接，且通过电阻R14与数字地联接；第二处理器(D8)的AD转换输入端17与第一光电探测器的预处理电路(A2)的端1联接，AD转换输入端18与第二光电探测器的预处理电路(A4)的端1联接；第二处理器(D8)的启动ROM使能输入端23通过电阻R18接数字3.3V电源；第二处理器(D8)的时钟输入端24与晶振电路G2连接；第二处理器(D8)的复位信号输入端28通过电阻R13接数字3.3V电源，且通过电容C27接数字地；电阻R20与电容C36串联，且与电容C37并联构成一个振荡电路连接在锁相环时钟滤波输入端38、锁相环时钟滤波输入端37之间；第二处理器(D8)的SPI片选输出端40、SPI主出从入端45和SPI时钟输出端47与光源电路联接，第二处理器(D8)的串行数据输入端44通过电阻R10接数字3.3V，且与光纤陀螺的X轴相连；第二处理器(D8)的数字输入端53、54分别与光源电路联接；电平转换芯片D7的端4接收CAN总线信号，经电平转换后经端3输出给第二处理器(D8)的端63；第二处理器(D8)的端64输出信号经电平转换芯片D6的端3电平转换后，通过端4输出信号给CAN总线，端63和端64实现了第二处理器(D8)与CAN总线的通讯。