发明名称 |
半导体器件制造方法 |
摘要 |
本发明的目标是提供包含具有优选形状的布线的半导体器件。在制造方法中,包含步骤:形成连接到元件的第一导电层并在该导电层上形成第二导电层;在该第二导电层上形成抗蚀剂掩模;使用该掩模进行干法蚀刻处理该第二导电层;并使用剩下的掩模进行湿法蚀刻来处理该第一导电层,其中在该干法蚀刻中,第二导电层的蚀刻速率高于第一导电层的蚀刻速率,且其中在该湿法蚀刻中,第二导电层的蚀刻速率等于或高于第一导电层的蚀刻速率。 |
申请公布号 |
CN101694836A |
申请公布日期 |
2010.04.14 |
申请号 |
CN200910211867.0 |
申请日期 |
2005.11.29 |
申请人 |
株式会社半导体能源研究所 |
发明人 |
冈本悟;藤井照幸;大沼英人;石塚章广 |
分类号 |
H01L21/768(2006.01)I;H01L23/52(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
汤春龙;李家麟 |
主权项 |
一种用于制造半导体器件的方法,包括:在绝缘表面上形成第一导电层;在所述第一导电层上形成第二导电层;在所述第二导电层上形成抗蚀剂掩模;通过使用所述抗蚀剂掩模进行干法蚀刻而处理所述第二导电层;以及通过使用所述抗蚀剂掩模进行湿法蚀刻而处理所述第一导电层,其中,在所述干法蚀刻中,所述第二导电层的蚀刻速率高于所述第一导电层的蚀刻速率,且其中,在所述湿法蚀刻中,所述第二导电层的蚀刻速率等于或高于所述第一导电层的蚀刻速率。 |
地址 |
日本神奈川县厚木市 |