发明名称 一种嵌入式闪存控制器
摘要 本发明涉及一种嵌入式闪存控制器,包括:配置寄存器;时钟控制器,用于将外部时钟转换为闪存控制信号生成电路所需的参考时钟;闪存控制信号生成电路,通过状态机使能嵌入式闪存内部相应的控制信号并控制所述控制信号的时序,该闪存控制信号生成电路主要由时钟计数器、时序比较器、闪存操作类型判断状态机、闪存控制信号生成状态机组成,本发明具有硬件实现简单、可移植性较强、软件操作简单的优点。
申请公布号 CN101694644A 申请公布日期 2010.04.14
申请号 CN200910232953.X 申请日期 2009.09.22
申请人 苏州国芯科技有限公司 发明人 郑茳;肖佐楠;竺际隆;王宗宝;周秀梅
分类号 G06F13/16(2006.01)I;G11C16/32(2006.01)I 主分类号 G06F13/16(2006.01)I
代理机构 苏州创元专利商标事务所有限公司 32103 代理人 马明渡
主权项 一种嵌入式闪存控制器,其特征在于:包括:配置寄存器(101),该配置寄存器(101)具有第一控制段(201)、第二控制段(202)、控制位(203)和标志位(204);第一控制段(201),用于配置嵌入式闪存的操作类型;第二控制段(202)用于配置第二比较器的比较值;控制位(203),用于使能第一计数器;标志位(204),用于标识操作是否完成;时钟控制器(102),用于将外部时钟转换为闪存控制信号生成电路(103)所需的参考时钟(ref_clk),具有第一计数器、第二计数器、第一比较器、第二比较器;第一计数器,根据控制位(203)的设置对外部时钟信号进行八分频计数;第一比较器,用于配合第一计数器对外部时钟进行初级降频,获得降频后的初级降频时钟;第二计数器,根据第二控制段(202)的比较值配置相应的分频对初级降频时钟进行计数;第二比较器,根据第二控制段的比较值配合第二计数器对初级降频时钟进行次级降频,获得再次降频的参考时钟(ref_clk);闪存控制信号生成电路(103),通过状态机使能嵌入式闪存(13)内部相应的控制信号并控制所述控制信号的时序,所述闪存控制信号生成电路(103)包括:(1)时钟计数器,用于对所述参考时钟(ref_clk)进行计数;(2)时序比较器,根据时钟计数器的值和控制信号的时序参数对控制信号进行控制;(3)闪存操作类型判断状态机(508),响应CPU(11)对配置配置寄存器(101)的第一控制段(201)的操作,从而触发嵌入式闪存(13)内部相应的控制信号,实现对外部操作类型的判断;(4)闪存控制信号生成状态机,包括:第一状态(501),响应第一控制段使能相应的第一控制信号(1001)、第二控制信号(1002),并赋予时序比较器第一参考时间(T13S),同时时钟计数器开始对参考时钟进行计数;第二状态(502),当时钟计数器的数值等于第一参考时间(T13S),时钟计数器清零,同时触发第二状态,该状态使能第三控制信号(1003),并赋予时序比较器第二参考时间(T34S),同时时钟计数器开始对参考时钟进行计数;第三状态(503),当时钟计数器的数值等于第二参考时间(T34S),时钟计数器清零,同时触发第三状态,该状态使能第四控制信号(1004),并赋予时序比较器第三参考时间(T4h),同时时钟计数器开始对参考时钟进行计数;第四状态(504),当时钟计数器的数值等于第三参考时间(T4h),时钟计数器清零,同时触发第四状态,该状态无效第四控制信号(1004),并赋予时序比较器第四参考时间(T41h),同时时钟计数器开始对参考时钟进行计数;第五状态(505),当时钟计数器的数值等于第四参考时间(T41h),时钟计数器清零,同时触发第五状态,该状态无效第一控制信号(1001),并赋予时序比较器第五参考时间(T13h),同时时钟计数器开始对参考时钟进行计数;第六状态(506),当时钟计数器的数值等于第五参考时间(T13h),时钟计数器清零,同时触发第六状态,该状态无效第二控制信号(1002)、第三控制信号(1003),并赋予时序比较器第六参考时间(Th),同时时钟计数器开始对参考时钟进行计数;空闲状态(507),当时钟计数器的数值等于第六参考时间(Th),标志位(204)有效,同时触发空闲状态(507),此次操作完成。
地址 215011 江苏省苏州市高新区竹园路209号苏州创业园C2031室