数字存储示波器电路

摘要

本发明涉及一种数字存储示波器电路，包括信号调理电路、触发调理电路、自校正信号补偿模块、ADC采集模块、FPGA存储模块、MCU控制模块、LCD显示模块以及为整个数字存储示波器电路提供工作电压的AC/DC开关电源模块，信号调理电路与ADC采集模块相连，ADC采集模块、触发调理电路与FPGA存储模块相连，FPGA存储模块接MCU控制模块，MCU控制模块与LCD显示模块相连，自校正信号补偿模块与FPGA存储模块之间连接有高精度DAC转换模块，自校正信号补偿模块的输出与信号调理电路、触发调理电路的输入相连。本发明性能优良，稳定性和可靠性高，成本低廉，所占PCB板面积小，整个示波器体积小巧且便于携带。

主权项

一种数字存储示波器电路，其特征在于包括信号调理电路(1)、触发调理电路(2)、自校正信号补偿模块(3)、ADC采集模块(4)、FPGA存储模块(5)、MCU控制模块(6)、LCD显示模块(7)以及为整个数字存储示波器电路提供工作电压的AC/DC开关电源模块(8)，所述的信号调理电路(1)与所述的ADC采集模块(4)相连，所述的ADC采集模块(4)、所述的触发调理电路(2)与所述的FPGA存储模块(5)相连，所述的FPGA存储模块(5)接所述的MCU控制模块(6)，所述的MCU控制模块(6)与所述的LCD显示模块(7)相连，所述的自校正信号补偿模块(3)与所述的FPGA存储模块(5)之间连接有高精度DAC转换模块(9)，所述的自校正信号补偿模块(3)的输出与所述的信号调理电路(1)、触发调理电路(2)的输入相连。