半导体记忆装置

摘要

本发明半导体记忆装置为提供，抑制记忆格面积增加，此外得到超高速读出时间，更当自我更新时,可得到长时间之更新间隔，高集积且超高速，更可以大幅减少资讯保持时之消费电力。1交点单元．2单元/位元方式所使用之DRAM，使用1交点6F2之双单元构造为位元线对BL、及字元线对WL所有交点之对应位置配置记忆格MC，字元线WL之间隔的一半为F时，位元线对BL、之位元线的间隔为大于2F并小于4F。更，记忆格MC之电晶体的源极、通道、汲极所形成矽基板上作用区域AA，对于位元线对BL、方向成为倾斜构成。

主权项

一种半导体记忆装置，其特征系包含：平行配置之复数折返型位元线对；和与前述复数之位元对正交之复数之字元线；和在对应于与前述复数位元线对与的复数字元线由一个电晶体与一个电容器所构成之动态型之记忆格；前述电容器之一方的电极乃伴随配置呈矩阵状之其他复数电容器之一方的电极，连接于共通电极，前述电容器之另一方之电极乃连接于前述电晶体之源极．汲极路径之一方，前述电晶体之源极．汲极路径之另一方乃连接于前述位元线对，前述电晶体之闸极电极乃连接于前述字元线，对应于前述复数位元线连接向前述记忆格之记忆资讯之写入的电路，或从前述记忆格读出记忆资讯之电路、或为更新前述记忆格读记忆资讯之电路，令前述字元线之间隔的一半定义为F时，前述位元线对之位元线之间隔为大于2F小于4F。