发明名称 Integrierte Schaltungsanordnung und Verfahren zum Verkapseln einer Halbleitervorrichtung
摘要 Eine Versiegelung wird durch Komprimieren einer gehärteten Schicht einer Zusammensetzung, die auf einem Substrat aufgebracht ist, gebildet. Die Zusammensetzung ist jede beliebige Flüssigkeit, sich verflüssigende oder Mastix, die, nach Anbringung auf einer Oberfläche, in einen komprimierbaren festen Film konvertiert oder gehärtet wird. Die Zusammensetzung weist ein flexibles Polymer als ein Bindematerial auf. Die Schicht auf dem Substrat beseitigt das Bedürfnis nach einer Dichtung auf einer Kontaktoberfläche einer Form. Die Kontaktoberfläche der Form komprimiert die Schicht während eines Ummantelungsprozesses. Die Schicht bleibt auf dem Substrat in einem abgeschlossenen Produkt. Eine Minimaltrennung oder Wanddicke der Form ist durch die Materialeigenschaften der Form definiert. Die Versiegelung beseitigt den Gewinnverlust aufgrund von Ausströmen eines Verkapselungsstoffes und verringert Wartungskosten, die mit der Beschaffung und wiederholten Einrichtung von Dichtungen an Gießfertigungsmitteln verbunden sind.
申请公布号 DE102009043457(A1) 申请公布日期 2010.04.08
申请号 DE20091043457 申请日期 2009.09.29
申请人 AVAGO TECHNOLOGIES FIBER IP (SINGAPORE) PTE. LTD. 发明人 WONG, TOM SHEAU TUNG;LIM, TZE WEI;HAASTEREN, ADRIANUS J.P. VAN
分类号 H01L21/56;H01L23/28 主分类号 H01L21/56
代理机构 代理人
主权项
地址