发明名称 |
串行管理接口控制方法和装置 |
摘要 |
本发明提供了一种串行管理接口控制方法和装置,方法包括:获取SMI写操作信息,时序修改并发送给外部PHY芯片;获取SMI读操作信息,时序修改并发送给外部PHY芯片;获取SMI读写操作的写入数据和读出数据;调整写入数据与读出数据不一致时的时序,使写入数据与读出数据相一致;获取写入数据和读出数据一致时的时序调整强度值;根据时序调整强度值对后续的SMI读写操作的时序进行调整。本发明利用在写入数据和读出数据不一致的时候,对时序进行调整,直到写入数据和读出数据一致,这样可以使得时序适配,由此实现了CPU不用考虑外部外挂PHY芯片的时序适配性,能够使CPU适应所有的PHY芯片,对所有PHY芯片的自适应。 |
申请公布号 |
CN101692215A |
申请公布日期 |
2010.04.07 |
申请号 |
CN200910171431.3 |
申请日期 |
2009.08.28 |
申请人 |
福建星网锐捷网络有限公司 |
发明人 |
邓志吉 |
分类号 |
G06F13/20(2006.01)I;G06F1/08(2006.01)I |
主分类号 |
G06F13/20(2006.01)I |
代理机构 |
北京三友知识产权代理有限公司 11127 |
代理人 |
樊一槿 |
主权项 |
一种串行管理接口控制方法,其特征在于,所述方法包括:获取串行管理接口SMI写操作信息,对所述的SMI写操作信息进行时序修改,并将时序修改后的SMI写操作信息发送给外部物理层芯片;获取SMI读操作信息,对所述的SMI读操作信息进行时序修改,并将时序修改后的SMI读操作信息发送给外部物理层芯片;获取SMI读写操作的写入数据和对应的读出数据;调整所述写入数据与所述读出数据不一致时的时序,使所述写入数据与所述读出数据相一致;获取所述写入数据和读出数据一致时的时序调整强度值;根据所述的时序调整强度值对后续的SMI读写操作的时序进行调整。 |
地址 |
350015 福建省福州市马尾区快安大道M9511工业园 |