发明名称 存储卡及其制造方法
摘要 本发明涉及存储卡及其制造方法。具备电路基板、安装于电路基板上的不同区域的半导体芯片、在上表面具有半导体电极且下表面的至少一部分与半导体芯片的上表面的至少一部分被相对面固定的半导体芯片、对半导体电极与电路基板上的基板电极进行连接并使半导体芯片成为安装状态的引线、和从电路基板上侧覆盖包括3块半导体芯片和引线的电路形成区域的壳体;其中3块半导体芯片的至少一部分、电路基板的至少一部分、和引线被二次密封树脂、一次密封树脂覆盖。
申请公布号 CN101689252A 申请公布日期 2010.03.31
申请号 CN200880020434.0 申请日期 2008.05.26
申请人 松下电器产业株式会社 发明人 山田雄一郎;西川英信;山田博之;武田修一
分类号 G06K19/077(2006.01)I;H01L25/065(2006.01)I;H01L25/07(2006.01)I;H01L25/18(2006.01)I 主分类号 G06K19/077(2006.01)I
代理机构 北京市中咨律师事务所 代理人 段承恩;刘瑞东
主权项 1.一种存储卡,其特征在于,具备:电路基板,其至少在上表面具有基板电极并在下表面具有外部电极;第1半导体芯片,其具有在前述电路基板的前述上表面安装的第1半导体电极;第3半导体芯片,其具有在前述电路基板的前述上表面上与安装前述第1半导体芯片的区域不同的区域安装的第3半导体电极;第2半导体芯片,其在上表面具有第2半导体电极;引线,其对前述第2半导体电极和前述基板电极进行连接;和壳体,其覆盖包括在前述电路基板的前述上表面设置的前述第1半导体芯片、前述第2半导体芯片、前述第3半导体芯片和前述引线的电路形成区域;其中,前述第2半导体芯片的下表面与前述第1半导体芯片的前述上表面的至少一部分被相对面固定,并且前述第1半导体芯片、前述第2半导体芯片、前述第3半导体芯片和前述电路基板的至少一部分、以及前述引线被密封树脂覆盖。
地址 日本大阪府