一种复数乘法器

摘要

本发明公开了一种复数乘法器，包括数据接口，所述数据接口包括输入接口和输出接口，还包括产生两复数的实部的部分积的第一部分积产生模块、产生两复数的虚部的部分积的负值的第二部分积产生模块、产生第一复数的实部和第二复数虚部的部分积的第三部分积产生模块、产生第一复数的虚部和第二复数实部的部分积的第四部分积产生模块、第一累加器和第二累加器。本发明减小了面积，降低了功耗，并使得整个复数乘法器的关键路径缩短了，简化了计算，从而提高了运算速度和处理速度。

主权项

1.一种复数乘法器，包括数据接口，所述数据接口包括用于输入两相乘复数的输入接口和用于输出相乘后的结果的输出接口，其特征在于还包括：第一部分积产生模块，其耦合到输入接口，用于产生两复数的实部的部分积；第二部分积产生模块，其耦合到输入接口，用于产生两复数的虚部的部分积的负值；第三部分积产生模块，其耦合到输入接口，用于产生第一复数的实部和第二复数虚部的部分积；第四部分积产生模块，其耦合到输入接口，用于产生第一复数的虚部和第二复数实部的部分积；第一累加器，分别耦合到第一部分积产生模块和第二部分积产生模块的输出端，用于将第一部分积产生模块和第二部分积产生模块输出的结果进行累加；第二累加器，分别耦合到第三部分积产生模块和第四部分积产生模块的输出端，用于将第三部分积产生模块和第四部分积产生模块输出的部结果进行累加；所述第一累加器和第二累加器的输出端耦合到输出接口。