在间距加倍工艺期间隔离阵列特征的方法和具有经隔离阵列特征的半导体装置结构

摘要

本发明提供在间距减小工艺期间隔离形成于阵列中的特征之间的空间的方法和具有所述方法的半导体装置结构。在一个实施例中，所述特征的末端比所述特征的中部区宽。在所述间距减小工艺期间，形成于所述特征的邻近末端之间的间隔物侧壁彼此实质上实质上接触，从而隔离所述特征之间的所述空间。在另一实施例中，所述特征具有单个宽度，且额外特征位于所述特征的末端附近。形成于邻近特征之间的间隔物侧壁与所述额外特征彼此实质上实质上接触，从而隔离所述特征之间的所述空间。

主权项

1.一种半导体制造方法，其包括：在衬底上形成多个特征，所述多个特征中的每一特征包括具有第一宽度的中部区以及至少一个具有第二宽度的末端；以及在所述多个特征中的每一特征上形成间隔物侧壁，所述间隔物侧壁在所述多个特征的所述至少一个末端处彼此实质上接触。