发明名称 | 用于合并覆盖数据的EDA覆盖日志的方法和装置 | ||
摘要 | 本申请涉及用于合并覆盖数据的EDA覆盖日志的方法和装置。公开了一种合并覆盖日志的电子设计自动化技术。通过验证硬件描述语言电路设计来生成覆盖日志。在生成覆盖日志时合并覆盖日志而不等待所有未决覆盖日志。还公开了合并覆盖日志的另一电子设计自动化技术。合并的覆盖日志包括硬件描述语言电路设计的第一仿真的第一覆盖日志和硬件描述语言电路设计的第二仿真的第二覆盖日志。第一仿真基于硬件描述语言电路设计的第一硬件验证语言覆盖模型。第二仿真基于硬件描述语言电路设计的第二硬件验证语言覆盖模型。第二硬件验证语言覆盖模型比第一硬件验证语言覆盖模型要新,并且与第一硬件验证语言覆盖模型不同。 | ||
申请公布号 | CN101676919A | 申请公布日期 | 2010.03.24 |
申请号 | CN200910169199.X | 申请日期 | 2009.09.15 |
申请人 | 新思科技有限公司 | 发明人 | M·比斯特;S·梅罗特拉 |
分类号 | G06F17/50(2006.01)I | 主分类号 | G06F17/50(2006.01)I |
代理机构 | 北京市金杜律师事务所 | 代理人 | 王茂华 |
主权项 | 1.一种电子设计自动化方法,包括:在硬件描述语言电路设计的验证所生成的覆盖日志生成时,合并所述覆盖日志,而不等待未决验证的所有覆盖日志。 | ||
地址 | 美国加利福尼亚州 |