时钟时序校准电路、时钟时序校准方法以及模数转换系统

摘要

一种时钟时序校准电路、时钟时序校准方法以及模数转换系统。时钟时序校准电路包括：时钟时序调整单元，接收入射参考时钟信号并根据校准控制信号选择性调整接收的入射参考时钟信号以产生第一时钟信号；校准控制单元，耦接于时钟时序调整单元，检查第一时钟信号与第二时钟信号之间相位差是否满足预设标准，当第一时钟信号与第二时钟信号之间的相位差不满足预设标准时调整校准控制信号。本发明提供时钟时序校准电路、时钟时序校准方法以及模数转换系统可以降低传统连续时间三角积分ADC中电路元件的电流消耗。

主权项

1.一种时钟时序校准电路，用于校准第一时钟信号与第二时钟信号之间的相位差，其特征在于，所述时钟时序校准电路包括：时钟时序调整单元，用于接收入射参考时钟信号并根据校准控制信号选择性的调整接收的所述入射参考时钟信号以产生所述第一时钟信号，其中所述入射参考时钟信号具有预设相位与预设频率；以及校准控制单元，耦接于所述时钟时序调整单元，用于检查所述第一时钟信号与所述第二时钟信号之间的相位差是否满足预设标准，并且当所述第一时钟信号与所述第二时钟信号之间的相位差不满足所述预设标准时调整所述校准控制信号，其中，所述预设标准用于检查所述第一时钟信号与所述第二时钟信号之间的相位差是否位于预设范围内，所述预设范围相关于所述第一时钟信号与所述第二时钟信号其中之一的时钟周期。