发明名称 形成半导体器件的图案的方法
摘要 本发明公开一种形成半导体器件的图案的方法,所述方法包括:在半导体基板的底层上形成第一硬掩模薄膜、第一光阻膜和第二硬掩模薄膜;在所述第二硬掩模薄膜上形成第二光阻图案;利用所述第二光阻图案作为蚀刻掩模蚀刻所述第二硬掩模薄膜,以形成第二硬掩模图案;利用所述第二硬掩模图案作为离子植入掩模在所述第一光阻膜上执行离子植入工序,以在所述第一光阻膜的一部分中形成离子植入层;以及利用所述第二硬掩模图案和所述离子植入层作为蚀刻掩模选择性地蚀刻所述第一光阻膜,以形成第一光阻图案。
申请公布号 CN100595884C 申请公布日期 2010.03.24
申请号 CN200710302219.7 申请日期 2007.12.20
申请人 海力士半导体有限公司 发明人 金瑞玟;林昌文
分类号 H01L21/00(2006.01)I;H01L21/027(2006.01)I;H01L21/3213(2006.01)I;H01L21/311(2006.01)I 主分类号 H01L21/00(2006.01)I
代理机构 北京天昊联合知识产权代理有限公司 代理人 顾红霞;张天舒
主权项 1.一种形成半导体器件的图案的方法,包括:在半导体基板的底层上形成第一硬掩模薄膜、第一光阻膜和第二硬掩模薄膜;在所述第二硬掩模薄膜上形成第二光阻图案;利用所述第二光阻图案作为蚀刻掩模蚀刻所述第二硬掩模薄膜,以形成第二硬掩模图案;利用所述第二硬掩模图案作为离子植入掩模在所述第一光阻膜上执行倾斜式离子植入工序,以在所述第一光阻膜的一部分中形成离子植入层;以及利用所述第二硬掩模图案和所述离子植入层作为蚀刻掩模选择性地蚀刻所述第一光阻膜,以形成第一光阻图案。
地址 韩国京畿道