| 发明名称 | 用于CMOS工艺中N沟道场效应晶体管阵列的版图设计方法 | ||
| 摘要 | 本发明提供了用于CMOS工艺中N沟道场效应晶体管阵列的版图设计方法，在所述N沟道场效应晶体管中使用的浅沟槽下方形成P阱掺杂区，所述浅沟槽的宽度范围为0.25um至0.31um之间。本发明所提供的方法可以制作出隔离性能好宽度窄的浅沟槽，不但能减少N沟道场效应晶体管的漏电流，从而改善器件的性能，而且还能制造出版图密度更高的N沟道场效应晶体管阵列。 | ||
| 申请公布号 | CN101673712A | 申请公布日期 | 2010.03.17 |
| 申请号 | CN200910196472.8 | 申请日期 | 2009.09.25 |
| 申请人 | 上海宏力半导体制造有限公司 | 发明人 | 付先锋;康军;邢庆刚 |
| 分类号 | H01L21/8238(2006.01)I;H01L21/76(2006.01)I;H01L21/761(2006.01)I;H01L21/762(2006.01)I;H01L21/265(2006.01)I | 主分类号 | H01L21/8238(2006.01)I |
| 代理机构 | 上海思微知识产权代理事务所（普通合伙） | 代理人 | 郑 玮 |
| 主权项 | 1.一种用于CMOS工艺中N沟道场效应晶体管阵列的版图设计方法，其特征在于：在所述N沟道场效应晶体管中使用的浅沟槽下方形成P阱掺杂区，所述浅沟槽的宽度范围为0.25um至0.31um之间。 | ||
| 地址 | 201203上海市张江高科技圆区郭守敬路818号 | ||