发明名称 |
可减少芯片电源电压降的集成电路封装方法及电路装置 |
摘要 |
本发明公开了一种减少芯片电源电压降的集成电路封装方法及电路装置,可以消除电源电压降,进而提升系统稳定度,并降低生产成本。集成电路封装方法包含形成导线架,包含芯片托盘及复数个引脚;将芯片固定于芯片托盘上,并将芯片的复数个讯号接收及输出端耦接于该复数个引脚;形成电源传输单元,电源传输单元耦接于电源;将芯片的复数个逻辑闸单元的电源接收端耦接于电源传输单元;以及形成壳体,用以包覆芯片、导线架及电源传输单元。 |
申请公布号 |
CN101673689A |
申请公布日期 |
2010.03.17 |
申请号 |
CN200810148804.0 |
申请日期 |
2008.09.12 |
申请人 |
晨星软件研发(深圳)有限公司;晨星半导体股份有限公司 |
发明人 |
杨智安;张明忠 |
分类号 |
H01L21/50(2006.01)I;H01L21/60(2006.01)I;H01L21/52(2006.01)I;H01L23/488(2006.01)I;H01L23/02(2006.01)I |
主分类号 |
H01L21/50(2006.01)I |
代理机构 |
北京市浩天知识产权代理事务所 |
代理人 |
刘云贵 |
主权项 |
1.一种可减少芯片电源电压降的集成电路封装方法,其特征在于,它包含有:形成一导线架,该导线架包含一芯片托盘及复数个引脚;将该芯片固定于该芯片托盘上,并将该芯片的复数个讯号接收及输出端耦接于该复数个引脚;形成一电源传输单元,该电源传输单元可耦接于一电源;将该芯片的复数个逻辑闸单元的电源接收端耦接于该电源传输单元;以及形成一壳体,用以包覆该芯片、该导线架及该电源传输单元。 |
地址 |
518057广东省深圳市高新区科技南十路国际技术创新研究院C座4楼 |