非易失性存储器和补偿沿字线的压降的方法

摘要

由于沿着跨越存储器平面的字线的时间常数的变化而导致的编程效力的变化通过调整该平面两端的位线电压而改变编程速率来补偿。通过这种方式，在对耦合到字线的一组存储单元进行编程的过程中，编程效力的变化显著减少。这将允许贯穿该组存储单元的编程的一致优化并且减少对该组存储单元编程所需的编程脉冲的数量，从而改善性能。在一实施例中，在编程过程中，存储器平面的第一半个部分中更接近字线电压源的位线通过第一电压转换器被设置为第一电压，而存储器平面的第二半个部分中距离字线电压源较远的位线通过第二电压转换器被设置为第二电压。

主权项

1.一种对非易失性存储器包括的一组存储单元并行编程的方法，该组存储单元耦合到一字线，并且该组中的每个存储单元可通过位线进行访问，所述方法包括：提供对所述字线的访问节点，用于向其施加编程电压，其中该组中的每个存储单元位于相对所述访问节点的所述字线的相应距离；设置该组中的每个存储单元的位线电压为所述每个存储单元的所述相应距离的函数；以及通过向所述访问节点施加所述编程电压来并行编程该组存储单元。