发明名称 掩模图形检查、曝光条件验证、半导体器件的制造方法
摘要 本发明提供一种掩模图形检查方法,该方法包括:把掩模图形转印到导体基板或半导体基板上;作成包含与上述基板处于电导通状态的基板表面图形的试料,该基板表面图形由具有与被转印的上述掩模图形对应的形状的凸图形或凹图形,或者在上述凹图形中填埋了材料的表面层构成;通过检测出对上述试料进行电子束照射而从上述试料的表面发出的二次电子、反射电子和后方散射电子的至少任意一种,取得上述试料表面的图像;和根据上述图像检查上述掩模图形。
申请公布号 CN101673048A 申请公布日期 2010.03.17
申请号 CN200910170956.5 申请日期 2006.07.06
申请人 株式会社东芝 发明人 长滨一郎太;山崎裕一郎;大西笃志
分类号 G03F1/00(2006.01)I;G03F7/20(2006.01)I;H01L21/00(2006.01)I 主分类号 G03F1/00(2006.01)I
代理机构 北京市中咨律师事务所 代理人 陈海红;周春燕
主权项 1.一种掩模图形检查方法,包括:把掩模图形转印到导体基板或半导体基板上;作成包含形成在绝缘层上的基板表面图形的试料,该基板表面图形由具有与被转印的上述掩模图形对应的形状的凸图形或凹图形,或者在上述凹图形中填埋了材料的表面层构成,上述绝缘层形成在上述基板上或形成在导电层上,该导电层形成在上述基板上并与上述基板处于电导通状态;通过检测出对上述试料照射电子束而从上述试料的表面发生的二次电子、反射电子和后方散射电子的至少任意一种,取得上述试料表面的图像;选择上述绝缘层的厚度和上述电子束对上述试料表面的入射能量,使上述电子束贯通上述绝缘层而到达上述基板或上述导电层;和根据上述图像检查上述掩模图形。
地址 日本东京都