一种支持数据帧长无缝变化的解交织器及其方法

摘要

本发明涉及数字通信领域，尤其涉及一种支持数据帧长无缝变化的解交织器及其方法。本发明通过将宽度可变的解交织转化为宽度固定为J而深度K_rg(i)可变的解交织，以及将所有对J求模值相同且延迟相同的支路等效为一条具有K倍该延迟的支路，并通过在存储器中写地址及读地址实现。本发明解交织方法在支持数据帧长无缝变化的基础上大大节约了硬件资源。本发明能够广泛应用于欧洲数字音频广播标准DAB、韩国地面数字多媒体广播标准T-DMB等时间解交织系统中。

主权项

1.一种解交织器，用于将输入数据b_r，i解交织成输出数据c_r，i，且满足c_r，i＝b_r-g(i)，i(0≤i≤M_r-1)，其中解交织延迟g(i)满足g(i)＝g(mod(i，J))，mod(i，J)为i对J求模运算，并且b_r，i和c_r，i帧长分别为M_r和N_r，且M_r＝min(N_r，N_r-D)，N_r＝K_rJ，其中N_r、K_r为变量，J为常量，其特征在于，包括，延迟器，将所述变量K_r延迟D帧从而得到K_r-D；比较器，接收所述变量K_r及K_r-D，并比较K_r与K_r-D大小；帧计数器，接收所述K_r与K_r-D的比较结果，并根据该比较结果对解交织输入数据帧长变化后D帧数据进行计数；读地址产生单元，接收写地址，所述K_r、K_r-D值，所述K_r与K_r-D的比较结果以及所述帧计数值信息，并根据该接收到的信息产生读地址A_n+1，r，该读地址A_n+1，r为，A_n+1，r＝(A_n+1，w-(K_max-K_r-D)g(n)+(K_r-K_r-D)·min(t，g(n)))mod N_A其中，A_n+1，r为第n+1支路读地址，A_n+1，w为第n+1支路写地址，K_max为交织器所支持的最大帧长，N_A为存储器所需存储地址数，t为帧计数值。