一种分栅型埋层浮栅式的非易失性存储单元及其制造方法

摘要

本发明提供一种分栅型埋层浮栅式的非易失性存储单元及其制造方法。包括半导体衬底、源区、漏区、沟道区、浮栅、源极和控制栅，浮栅在第一绝缘介质层之下，完全掩埋在半导体衬底中，浮栅与半导体衬底之间的第二绝缘介质层与第一绝缘介质层相连并将浮栅完全包围，浮栅和第二绝缘介质层位于源区和漏区之间，第二绝缘介质层远离漏区的一侧与源区接触，沟道区包括漏区到第二绝缘介质层之间沿半导体衬底表面的第一沟道区和沿第二绝缘介质层表面至源区的第二沟道区，浮栅与控制栅之间、浮栅与源极之间均有第一绝缘介质层，源极底部有水平突出的部分位于第一绝缘介质层的上方，与浮栅在垂直于半导体衬底表面的方向上有覆盖部分。

主权项

1.一种分栅型埋层浮栅式的非易失性存储单元，其包括：半导体衬底；沟道区，位于互相分隔的源区和漏区之间；浮栅，为分栅结构，对称分布于所述源区的两侧，并且由第一传导层形成；源极，由第二传导层和第三传导层形成，位于所述源区的上方，并且与所述源区连接；控制栅，由第四传导层形成，位于所述半导体衬底的上方；其特征在于，所述浮栅在第一绝缘介质层之下，并完全掩埋在所述半导体衬底中；所述浮栅与所述半导体衬底之间有第二绝缘介质层，所述第二绝缘介质层与所述第一绝缘介质层相连，并且将所述浮栅完全包围，使得所述浮栅与所述半导体衬底完全隔离；所述浮栅和所述第二绝缘介质层位于所述源区和所述漏区之间，并且所述第二绝缘介质层远离所述漏区的一侧与所述源区接触；所述沟道区包括所述漏区到所述第二绝缘介质层之间沿所述半导体衬底表面的第一沟道区和沿所述第二绝缘介质层表面至所述源区的第二沟道区，所述第二沟道区位于在所述半导体衬底内部；所述浮栅与所述控制栅之间有所述第一绝缘介质层；所述浮栅与所述源极之间有所述第一绝缘介质层；所述源极底部有沿所述半导体衬底表面水平突出的部分，并且所述突出部分位于所述浮栅和所述第一绝缘介质层的上方；所述源极底部的水平突出部分与所述浮栅在垂直于所述半导体衬底表面的方向上有覆盖部分。