发明名称 基于高介电常数材料的抗NMOS器件总剂量辐照的集成电路
摘要 本发明公开了一种基于高介电常数材料的抗NMOS器件总剂量辐照的集成电路,属于电子技术领域。本发明抗NMOS器件总剂量辐照的集成电路包括NMOS器件,也可包括PMOS器件,所述器件之间通过衬底上的沟槽隔离,其特征在于,在和所述NMOS器件相邻的沟槽中,沟槽填充材料和衬底材料之间存在一高介电常数的界面材料。所述界面材料的介电常数优选大于3.9。所述界面材料可选自氧化镍、氧化锆、氧化铅、氧化铝、氧化氮、氧化澜、氧化铪、和氧化钽中的一种或多种。本发明可用于航天、军事、核电和高能物理等与总剂量辐照相关的行业中。
申请公布号 CN101667577A 申请公布日期 2010.03.10
申请号 CN200910093412.3 申请日期 2009.09.30
申请人 北京大学 发明人 刘文;黄如
分类号 H01L27/088(2006.01)I;H01L21/8234(2006.01)I;H01L21/762(2006.01)I;H01L21/316(2006.01)I 主分类号 H01L27/088(2006.01)I
代理机构 北京君尚知识产权代理事务所(普通合伙) 代理人 俞达成
主权项 1.一种抗NMOS器件总剂量辐照的集成电路,所述集成电路包括NMOS器件,也可包括PMOS器件,所述器件之间通过衬底上的沟槽隔离,其特征在于,在和所述NMOS器件相邻的沟槽中,沟槽填充材料和衬底材料之间存在一高介电常数的界面材料。
地址 100871北京市海淀区颐和园路5号北京大学