| 发明名称 | 多芯片堆叠结构及其制法 | ||
| 摘要 | 一种多芯片堆叠结构及其制法，提供具有相对第一及第二表面的芯片承载件，以将一第一芯片及第二芯片接置于该芯片承载件第一表面，并通过焊线电性连接至该芯片承载件，再将至少一第三芯片间隔一粘着层而堆叠于该第一芯片上，令该第三芯片以错位方式与该第一芯片叠接，而使第二芯片位于第三芯片及芯片承载件之间，接着通过焊线电性连接该第三芯片及芯片承载件，从而可节省芯片承载件使用空间，以利于整体结构的小型化，此外，也可在第三芯片上持续以错位方式堆叠更多芯片，进而提升电性功能。 | ||
| 申请公布号 | CN101667545A | 申请公布日期 | 2010.03.10 |
| 申请号 | CN200810214349.X | 申请日期 | 2008.09.02 |
| 申请人 | 矽品精密工业股份有限公司 | 发明人 | 刘正仁;黄荣彬;张翊峰;张锦煌 |
| 分类号 | H01L21/50(2006.01)I;H01L21/60(2006.01)I;H01L25/00(2006.01)I;H01L25/18(2006.01)I;H01L23/488(2006.01)I | 主分类号 | H01L21/50(2006.01)I |
| 代理机构 | 北京戈程知识产权代理有限公司 | 代理人 | 程 伟;王锦阳 |
| 主权项 | 1、一种多芯片堆叠结构的制法，其特征在于，包括：提供具有相对第一及第二表面的芯片承载件，以将一第一芯片及第二芯片接置于该芯片承载件第一表面，并通过焊线电性连接至该芯片承载件；将至少一第三芯片间隔一粘着层而堆叠于该第一芯片上，令该第三芯片以错位方式与该第一芯片叠接，而使第二芯片位于第三芯片及芯片承载件之间；以及利用焊线电性连接该第三芯片及芯片承载件。 | ||
| 地址 | 中国台湾台中县 | ||