| 发明名称 | D/A转换器电路和数字输入D类放大器 | ||
| 摘要 | 本发明提供了D/A转换器电路和数字输入D类放大器，实现高精度D/A转换并能在输入信号低的情况中防止极限循环分量出现，还能够防止抖动信号的影响出现在D/A转换结果的模拟信号中。抖动信号生成部分(505)输出作为交流信号的抖动信号(DITHER)和与该抖动信号反相的反转抖动信号(DITHER_N)。DEM解码器(502)处理包括抖动信号(DITHER)分量的输入数字信号并输出具有与待处理的输入数字信号相符合的“1”或“0”密度的多系列时间序列数字信号。模拟加法部分(503)将多系列时间序列数字信号和反转抖动信号(DITHER_N)分别转换为模拟信号并将其相加，并输出作为数/模转换结果的模拟信号。 | ||
| 申请公布号 | CN101662287A | 申请公布日期 | 2010.03.03 |
| 申请号 | CN200910170607.3 | 申请日期 | 2009.08.28 |
| 申请人 | 雅马哈株式会社 | 发明人 | 川合博贤;辻信昭;森岛守人;大谷洋平 |
| 分类号 | H03M1/66(2006.01)I;H03F3/217(2006.01)I | 主分类号 | H03M1/66(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 李 佳;穆德骏 |
| 主权项 | 1.一种数/模转换器电路，包括：抖动信号生成器，所述抖动信号生成器输出作为交流信号的抖动信号以及与所述抖动信号反相的反转抖动信号；解码器，所述解码器处理包括所述抖动信号分量的输入数字信号并且输出多系列的时间序列数字信号，所述时间序列数字信号具有与所述输入数字信号相符合的“1”或“0”的密度；模拟加法器，所述模拟加法器将所述多系列的时间序列数字信号和所述反转抖动信号分别转换为模拟信号并且将各个所述模拟信号相加以成为组合信号，并且将所述组合信号作为数/模转换结果的模拟信号输出。 | ||
| 地址 | 日本静冈县 | ||