发明名称 一种安全高速差分串行接口
摘要 本发明提供了一种安全高速差分串行接口,包括发送端和接收端两部分。其中,发送端包括打包模块、混沌算法加密模块、编码模块、并串转换模块和差分信号输出电路;接收端包括解包模块、混沌算法解密模块、解码模块、串并转换模块、数据和时钟恢复模块以及差分信号接收电路。本发明采用混沌算法对所传输的数据进行加密,有效保证了数据在传输过程中的安全性;本发明在传输过程中不需要传输额外的时钟信号,就使得芯片与芯片互联和系统级封装中的连接线减少,从而简化了连接;本发明采用差分串行结构,提高了抗干扰、抗噪声能力,有效降低了EMI电磁干扰,并具有低功耗的优点。
申请公布号 CN101662636A 申请公布日期 2010.03.03
申请号 CN200910092493.5 申请日期 2009.09.10
申请人 中国科学院声学研究所 发明人 华斯亮;侯朝焕;王东辉;张铁军;杨骅
分类号 H04N7/08(2006.01)I;H04N7/167(2006.01)I;H04N7/52(2006.01)I 主分类号 H04N7/08(2006.01)I
代理机构 北京法思腾知识产权代理有限公司 代理人 杨小蓉
主权项 1、一种安全高速差分串行接口,包括发送端和接收端,其特征在于:所述发送端包括:打包模块、混沌算法加密模块、编码模块、并串转换模块和差分信号输出电路;其中,所述的打包模块,用于分别将需要输出的数据打包和生成时间同步包;所述的数据包至少包括包头和数据两部分,该数据包的包头中包括连接控制信息和数据校验信息;所述的时钟同步包包括时间戳、控制位和校验位;所述的混沌算法加密模块,用于利用混沌算法加密数据;所述的编码模块,用于产生适合串行传输的码字;所述的并串转换模块,用于将并行数据转换为串行数据;和所述的差分信号输出电路,用于将串行的数字信号转换成符合串行信道电气要求的模拟信号并向差分传输线信道输出;所述的接收端包括:解包模块、混沌算法解密模块、解码模块、串并转换模块、数据和时钟恢复模块和差分信号接收电路;其中,所述的解包模块,用于数据包解包和时间同步包解包;所述的混沌算法解密模块,用于利用混沌算法解密数据;所述的解码模块,与上述的编码模块相对应,用于解码适合串行传输的码字,将适合串行传输的码字解码,还原成编码前的数据;所述的串并转换模块,与上述的并串转换模块相对应,用于将串行数据转换为并行数据;所述的数据和时钟恢复模块,用于从数字码流中提取时钟信号,并利用时钟恢复数据信号;和所述的差分信号接收电路,用于与信道阻抗匹配,并通过数据和时钟恢复模块提供的同步时钟,将差分传输线信道输出的模拟信号转换为数字信号。
地址 100190北京市海淀区北四环西路21号中国科学院声学研究所