发明名称 芯片封装结构及堆叠式芯片封装结构
摘要 本发明提供了一种芯片封装结构及堆叠式芯片封装结构,其中,堆叠式封装结构具有一基板,且此基板的一侧或双侧具有一拟凹槽或一排除区。通过线路层与焊罩层的图案排列以及将芯片配置于凹陷的排除区中,可使导线高度降低以及模盖薄化,进而有效降低堆叠式芯片封装结构的厚度。此外,双面芯片封装结构适于作为行动装置中的层叠封装结构。
申请公布号 CN101661929A 申请公布日期 2010.03.03
申请号 CN200910165218.1 申请日期 2009.08.13
申请人 日月光半导体制造股份有限公司 发明人 伯恩·卡尔·厄佩尔特;布莱福特·丁·法克特
分类号 H01L25/00(2006.01)I;H01L23/13(2006.01)I;H01L23/48(2006.01)I 主分类号 H01L25/00(2006.01)I
代理机构 北京同立钧成知识产权代理有限公司 代理人 刘 芳
主权项 1、一种堆叠式芯片封装结构,包括:一第一封装结构,包括:一第一基板,具有一基底、一第一电路层与一第二电路层,该第一电路层配置于该基板的一第一表面上,该第二电路层配置于该基板的相对该第一表面的一第二表面上,其中该第一电路层包括多个第一焊球垫,该第一电路层设置有一第一排除区,且该第二电路层设置有一第二排除区;一第一焊罩层,覆盖该第一电路层,并暴露出该第一排除区与所述多个第一焊球垫;一第一芯片,配置于该基底的该第一表面上并位于该第一排除区内,且电性连接至该第一基板;一第一封装胶体,包覆该第一芯片,并部分覆盖该第一电路层与该第一焊罩层,且暴露出所述多个第一焊球垫与围绕所述多个第一焊球垫的该第一焊罩层;一第二焊罩层,覆盖该第二电路层,并暴露出该第二排除区;一第二芯片,配置于该基底的该第二表面上并位于该第二排除区内,且电性连接至该第一基板;一第二封装胶体,包覆该第二芯片;一第二封装结构,包括:一第二基板,具有多个第二焊球垫,所述多个第二焊球垫配置于该第二基板的一背面上;一第三芯片,配置于该第二基板的一承载面上,并电性连接至该第二基板;一第三焊罩层,覆盖该第二基板的该背面,并暴露出所述多个第二焊球垫;一第三封装胶体,包覆该第三芯片;以及多个连接结构,各连接结构配置于该第一焊球垫与该第二焊球垫之间,以电性连接该第一封装结构与该第二封装结构。
地址 台湾省高雄市楠梓加工出口区经三路26号