一种具应力区的半导体结构

摘要

本发明是关于一种具应力区的半导体结构，所述的具应力区的半导体结构包含：一基底，具有一第一元件区与一第二元件区；一应力区，位于所述的第一元件区与所述的第二元件区内各包含有一第一部分及一第二部分；其中，所述的第一及第二部分产生的应力不相同；一位障插塞，分隔所述的第一元件区与所述的第二元件区。由于所述的应力区所产生的应力，使载子迁移率提升进而提高读取电流，而可用较低的读取电压来达到原本所需的读取电流，进而降低压致漏电流(stree-induced leakage current，SILC)发生的可能性而使所述的半导体存储结构中数据的保存性得以提高。

主权项

1.一种具应力区的半导体结构，其特征在于，所述的具应力区的半导体结构包含：一基底，具有一第一元件区与一第二元件区；其中，所述的第一元件区与所述的第二元件区各包含一栅极，所述的第一元件区与所述的第二元件区之间包含一漏极；其中所述的这些栅极上端各设有一自动对准金属硅化物层，而所述的漏极端上则未设；一应力区，位于所述的第一元件区与所述的第二元件区内；其中，所述的应力区在所述的第一及所述的第二元件区内各包含有一第一部分及一第二部分；其中，所述的第一及第二部分产生的应力不相同，所述的第一部分具有一成对且互相相反的L形间隙壁；一位障插塞，分隔所述的第一元件区与所述的第二元件区。