BIST测试方法

摘要

本发明涉及芯片测试方法，公开了一种BIST测试方法，包括步骤：通过逻辑接口单元对NVM进行测试；将测试图形转换成代码格式的指令集后，存放于NVM区；经外部指令激活的CPU读取NVM区内指令集，并依据该指令集的内容对芯片内的其它电路单元进行激励；获取响应后，在输入输出端口上返回电平或代码，擦除NVM内代码，再重复前述步骤，进行下一个测试图形的操作。本发明的BIST测试方法，可极大地节约芯片面积，节省测试通道，增加同测能力，并减少对测试硬件的依赖。

主权项

1.一种BIST测试方法，被测芯片包括逻辑接口单元、NVM、CPU以及其它电路单元，其特征在于，包括如下步骤：(1)通过逻辑接口单元对NVM进行测试，以保证NVM的可测性；(2)将测试图形转换成代码格式的指令集后，存放于NVM区；(3)经外部指令激活的CPU读取NVM区内指令集，并依据该指令集的内容对芯片内的其它电路单元进行激励；(4)获取各其它电路单元的响应后，在输入输出端口上返回电平或代码，以表示测试结果；(5)擦除NVM内代码，再重复步骤(2)至(4)，进行下一个测试图形的操作。