发明名称 半导体存储器及其形成方法
摘要 一种半导体存储器的形成方法,包括:提供半导体衬底,所述半导体衬底包括第IA区域和第IB区域;在半导体衬底上依次形成栅介质层和栅极,所述第IA区域的栅介质层为电荷陷阱区,所述第IB区域的栅介质层为非电荷陷阱区;半导体衬底的第IA区域和第IB区域形成有源/漏延伸区;半导体衬底的第IA区域和第IB区域形成有源/漏极,相应地本发明还提供一种半导体存储器。本发明还提供一种半导体器件及其形成方法,采用本发明形成的半导体存储器能够进行两字节存储,实现高密度存储功能;同时,采用本发明的形成逻辑电路与存储电路方法相互兼容。
申请公布号 CN100590853C 申请公布日期 2010.02.17
申请号 CN200610147320.5 申请日期 2006.12.15
申请人 中芯国际集成电路制造(上海)有限公司 发明人 季明华
分类号 H01L21/8247(2006.01)I;H01L21/8234(2006.01)I;H01L21/8238(2006.01)I;H01L27/115(2006.01)I;H01L27/088(2006.01)I;H01L27/092(2006.01)I 主分类号 H01L21/8247(2006.01)I
代理机构 北京集佳知识产权代理有限公司 代理人 逯长明
主权项 1.一种半导体存储器的形成方法,其特征在于,包括:提供半导体衬底,所述半导体衬底包括第IA区域和第IB区域;在半导体衬底上依次形成栅介质层和栅极,栅介质层形成进一步包括,在半导体衬底上形成HfO2、Al2O3、La2O3、HfSiON或者HfAlO2的高k介质作为栅介质层,栅介质层自身含有电荷陷阱;在第IB区域的栅介质层中进行氟离子或者氮离子注入消除电荷陷阱,形成非电荷陷阱区,第IA区域的栅介质层形成电荷陷阱区;半导体衬底的第IA区域和第IB区域形成有源/漏延伸区;半导体衬底的第IA区域和第IB区域形成有源/漏极,在栅极上加电压,在半导体衬底中形成的导电沟道把相应的源/漏极相电连接。
地址 201203上海市浦东新区张江路18号