| 发明名称 | 电路结构的制造方法 | ||
| 摘要 | 本发明提供一种电路结构的制造方法，包括如下步骤：提供一基底；蚀刻该基底以形成多个纳米结构；以及利用外延成长在所述多个纳米结构上形成一复合半导体材料，其中成长自邻近的所述多个纳米结构的部分该复合半导体材料互相连接以形成一连续的复合半导体膜。本发明可以精确控制纳米柱的尺寸、图案密度及均匀度，此造成最终形成于其上的III氮化物膜具有改善的品质；造成明显的横向成长，而减少了III氮化物膜中的差排；使纳米柱破裂所需要的扭力较小；可以保证纳米柱部分30<sub>1</sub>是机械强度弱的部分，能够轻易的被破坏或湿蚀刻掉。 | ||
| 申请公布号 | CN101651092A | 申请公布日期 | 2010.02.17 |
| 申请号 | CN200910128237.7 | 申请日期 | 2009.03.18 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 陈鼎元;邱文智;余振华 |
| 分类号 | H01L21/20(2006.01)I;B82B3/00(2006.01)I | 主分类号 | H01L21/20(2006.01)I |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 姜 燕;陈 晨 |
| 主权项 | 1.一种电路结构的制造方法，包括如下步骤：提供一基底；蚀刻该基底以形成多个纳米结构；以及利用外延成长在所述多个纳米结构上形成一复合半导体材料，其中成长自邻近的所述多个纳米结构的该复合半导体材料互相连接以形成一连续的复合半导体膜。 | ||
| 地址 | 中国台湾新竹市 | ||