发明名称 高延伸性的解码电路及解码方法
摘要 一种高延伸性的解码电路包括一闩锁单元、一闩锁结果选择单元及至少一解码单元。闩锁单元闩锁一原始资料并输出原始资料之闩锁值及闩锁反向值。闩锁结果选择单元根据解码单元之目标解码值组合闩锁值及闩锁反向值,以产生一预先解码值。接着闩锁结果选择单元再将预先解码值输出至对应之解码单元。解码单元根据预先解码值判断是否输出一解码信号。藉此可在不需改变原有已设计完成的解码电路,增加新功能所对应的解码单元。
申请公布号 TWI320635 申请公布日期 2010.02.11
申请号 TW095137749 申请日期 2006.10.13
申请人 盛群半导体股份有限公司 发明人 许文琪;郭淑华;蔡佳洲;伍玉光;杨志伟
分类号 H03M13/00 主分类号 H03M13/00
代理机构 代理人 王云平
主权项 一种高延伸性的解码电路,包括:一闩锁单元,系接收一原始资料,并输出该原始资料之闩锁值及闩锁反向值;一闩锁结果选择单元,接收该些闩锁值及该些闩锁反向值,并根据至少一目标解码值组合该些闩锁值及该些闩锁反向值,以输出一预先解码值;及至少一解码单元,系设有该目标解码值,用于接收该预先解码值,并判断该预先解码值是否符合该解码单元之解码条件,以决定是否输出一解码讯号。
地址 新竹市科学工业园区研新二路3号