发明名称 用于串列点对点链路之通道对通道抗扭斜方法及具有通道对通道抗扭斜能力之积体电路元件与具有包含通道对通道抗扭斜能力的串列点对点链路之系统
摘要 接收已经使用同一发射时脉,透过一串列点对点链路而并列发射之多重符号序列。各个符号序列包括一第一非资料符号案例。多重符号序列经缓冲,于其中一个符号序列出现之一第二非资料符号案例的次数经改变。进行一第一抗扭斜处理,接着为一第二抗扭斜处理。该第一抗扭斜处理系校准于经缓冲之符号序列之每一序列的第一非资料符号案例。该第二抗扭斜处理则系等化接在每一符号序列之该第一非资料符号案例之后的第二非资料符号案例数目。也说明及申请专利其它具体例。
申请公布号 TWI320529 申请公布日期 2010.02.11
申请号 TW093140768 申请日期 2004.12.27
申请人 英特尔公司 发明人 雷纳德 李昂尔;葡佛 大卫M;科塔里狄 撒拉;需米德 戴伦J;米特班德 桑尼尔G
分类号 G06F13/00 主分类号 G06F13/00
代理机构 代理人 恽轶群;陈文郎
主权项 一种用于串列点对点链路之通道对通道抗扭斜方法,其包含有下列步骤:a)于一第一积体电路(IC)元件中并列接收多个符号序列,该等符号序列已经藉一第二IC元件透过一串列点对点链路发送,其中各个符号序列包括一第一非资料符号之一实例;b)缓冲该等多个符号序列,来补偿对该第二IC元件之一发送时脉与该第一IC元件之一接收时脉容许的容差;以及c)藉由将不同的一第二非资料符号之一实例,插入紧接在该第一非资料符号之一实例之前的该等经缓冲多个符号序列中之一个而非全部的符号序列,来减少该等多个经缓冲符号序列间之扭斜;以及接着d)于该等多个符号序列中之一个但非全部的符号序列内检测得该第一非资料符号之一实例之后接着该第二非资料符号之一实例的组合后,将该第二非资料符号之一实例紧接于该第一非资料符号之一实例后方插入该等经缓冲多个符号序列中之一符号序列内。
地址 美国