发明名称 |
于积体电路内寻得以等效电路表示一或多元件之方法、系统、及其电脑程式产品 |
摘要 |
一种设计一包含复数个元件的积体电路之方法与系统,该方法包括取得对应至少一个元件的一微影模拟布局,该微影模拟布局说明对该元件的微影效果,该方法进一步包括决定一相容于电路分析工具、对应至关于一或更多个效能特征之该微影模拟布局、以及根据使用者偏好之等效电路表示,该方法并将等效电路表示提供给用以分析元件的一或更多个效能特征之该电路分析工具。 |
申请公布号 |
TWI320536 |
申请公布日期 |
2010.02.11 |
申请号 |
TW094143691 |
申请日期 |
2005.12.09 |
申请人 |
特拉创新有限公司 |
发明人 |
普内 古达;安卓B 卡安 |
分类号 |
G06F17/50 |
主分类号 |
G06F17/50 |
代理机构 |
|
代理人 |
王云平;庄志强 |
主权项 |
一种用以设计一积体电路(IC)之方法,该积体电路包含复数个元件,该方法包含:取得对应至该积体电路内复数个元件的至少一个线路元件之一微影模拟布局,其中该微影模拟布局说明该至少一个线路元件上之微影效果,又其中该微影模拟布局包含一或更多个微影模拟形状;对应于与一或更多个效能特征相关之该微影模拟布局并根据使用者偏好,来决定一等效布局,其中决定该等效布局包括了对应于该一或更多个微影模拟形状来分别决定一或更多个等效形状,其中该一或更多个等效形状系为适合被一电路分析工具所分析之形式;以及提供包含有该一或更多个等效形状之该等效布局给该电路分析工具,其中该电路分析工具分析该至少一个线路元件之一或更多个效能特征。 |
地址 |
美国 |