半导体存储装置

摘要

本发明提供一种半导体存储装置，能够防止在半导体存储装置的读出动作中由于接地电平的变动而引起的误写入。在读出动作时，将从输出缓冲器20输出的输出开始信号DQH、与使该输出开始信号DQH在延迟电路40内延迟而生成的延迟信号DQD的逻辑和作为屏蔽信号DQHW而输出，并将其提供给初级电路30A。在初级电路30A中，屏蔽信号DQHW为“H”期间，向输入输出控制电路24强制输出表示禁止写入的“L”的写入控制信号WE0。由此，即便由于接地电位VSS的变动而使作为外部输入的写入控制信号/WE错误地变为“L”，也能够防止误写入。

主权项

1.一种半导体存储装置，包括：存储器单元阵列以及输入输出控制电路，其中，所述存储器单元阵列在写入动作时，将经由输入缓冲器提供的数据存储在由地址信号指定的存储区域内，而在读出动作时，经由输出缓冲器输出由该地址信号指定的存储区域内的数据，所述输入输出控制电路基于从外部提供的写入控制信号和读出控制信号，生成并提供针对所述输入缓冲器的输入许可信号和针对所述输出缓冲器的输出许可信号，其特征在于，所述半导体存储装置设置有：延迟电路，该延迟电路在读出动作时，从所述输出缓冲器输入表示数据输出开始的输出开始信号，并生成在该输出开始信号升高时几乎同时上升、而在该输出开始信号下降时经一定的延迟时间后下降的延迟信号；逻辑门电路，该逻辑门电路将所述输出开始信号和所述延迟信号的逻辑和作为屏蔽信号而输出；以及初级电路，该初级电路在不输出所述屏蔽信号时将所述写入控制信号提供给所述输入输出控制电路，而在输出了该屏蔽信号时向该输入输出控制电路提供表示禁止写入的写入控制信号。