实现高速测试电路的扫描链和方法

摘要

本发明涉及实现高速测试电路的扫描链和方法。其中，包括多个扫描单元的边界扫描电路，每个扫描单元包含两个用于存储相应的测试值的扫描寄存器。在片上和片间测试期间，其中一个扫描寄存器响应于功能时钟信号，使得测试单元生成具有在该功能时钟信号的速度进行的至少一个状态跃变的跃变延迟测试数据。跃变延迟测试数据允许以完全功能速度验证片上功能电路的完整性或者片间电路的完整性。

主权项

1.一种使得能够利用测试时钟信号和功能时钟信号进行电路的功能速度测试的扫描链，包括：与所述电路电通信的至少一个扫描单元，所述至少一个扫描单元包括：(a)响应于所述测试时钟信号、并且配置用于锁存作为所述测试时钟信号的函数的第一扫描测试值的第一扫描寄存器；和(b)与所述第一扫描寄存器串联的第二扫描寄存器，所述第二扫描寄存器响应于所述测试时钟信号和所述功能时钟信号，并且配置用于(i)锁存作为所述测试时钟信号的函数的第二扫描测试值，以及(ii)响应于所述功能时钟信号翻转所述第二扫描测试值。