具串列输入／输出介面之多埠记忆装置及其控制方法

摘要

本发明提供一种半导体记忆装置，包括：复数个埠，其用于将与外部装置串列地建立介面之输入资料传输至全域资料汇流排中；复数个记忆组(bank)，其用于经由全域资料汇流排与复数个埠并列地建立介面；复数个输入信号传输块，其回应于模式暂存器启用信号且用于将与外部装置并列地建立介面之输入信号传输至全域资料汇流排中；及一模式暂存器组，其用于基于经由全域资料汇流排输入之输入信号来确定资料存取模式与测试模式的一者。

主权项

一种半导体记忆装置，其包含：复数个埠，其用于将输入资料传输至一全域资料汇流排中；复数个记忆组，其用于经由该全域资料汇流排与该复数个埠并列地建立介面；复数个输入信号传输块，其用于回应于一模式暂存器启用信号而将一输入信号传输至该全域资料汇流排中；及一模式暂存器组，其用于基于输入至该全域资料汇流排中之该输入信号来确定一资料存取模式与一测试模式之一者。