发明名称 |
一种RISC处理器及其数据访存方法 |
摘要 |
本发明公开了一种RISC处理器及其数据访存方法。该处理器包括指令模块,物理寄存器堆,译码器,执行单元和存储器;指令模块包括访存扩展指令模块,所述扩展指令模块包括对多倍数据宽度进行访存指令;所述译码器包括判断模块,用于判断输入到译码器的类型;多倍存储译码模块,用于在输入的指令是访存扩展指令中的存储操作指令时,将源寄存器由一个扩展成多个相邻的寄存器,然后输出到执行单元执行;多倍读取译码模块,用于在输入的指令是访存扩展指令中的读取操作指令时,将该读取操作指令译码为多条内部操作指令,将目标寄存器由一个扩展成多个相邻的寄存器,然后分配到所述多条内部操作中,输出到执行单元执行。 |
申请公布号 |
CN100583030C |
申请公布日期 |
2010.01.20 |
申请号 |
CN200710308556.7 |
申请日期 |
2007.12.29 |
申请人 |
中国科学院计算技术研究所 |
发明人 |
李晓钰;段玮 |
分类号 |
G06F9/38(2006.01)I;G06F9/318(2006.01)I |
主分类号 |
G06F9/38(2006.01)I |
代理机构 |
北京律诚同业知识产权代理有限公司 |
代理人 |
梁 挥;陈 振 |
主权项 |
1、一种RISC处理器,包括指令模块,物理寄存器堆,译码器,执行单元和存储器,其特征在于:所述指令模块包括访存扩展指令模块,所述扩展指令包括多倍数据宽度访存指令;所述数据宽度是指处理器中所使用的通用寄存器以及浮点寄存器的数据宽度;所述译码器包括判断模块,多倍存储译码模块和多倍读取译码模块,其中:所述判断模块,用于判断输入到译码器的指令类型;所述多倍存储译码模块,用于在输入的指令是多倍访存扩展存储指令时,将源寄存器由一个扩展成多个相邻的寄存器,然后输出到执行单元执行;所述多倍读取译码模块,用于在输入的指令是多倍访存扩展的读取指令时,将该读取指令译码为多条内部操作指令,将目标寄存器由一个扩展成多个相邻的寄存器,然后分配到所述多条内部操作指令中,输出到执行单元执行;所述执行单元包括合并单元,用于在多倍读取译码模块对多倍访存扩展的读取指令译码后,在执行单元执行前,把多个内部操作进行合并。 |
地址 |
100080北京市海淀区中关村科学院南路6号 |