发明名称 半导体器件
摘要 本发明提供一种半导体器件。运算LSI与存储器间的传输逐年增加,要求提高它们之间的通信量、削减通信所涉及的功耗。考虑到层叠这些LSI来削减通信距离的方法。但是在运算LSI与存储LSI的简单层叠中,难以确保对增加的热密度的散热特性、用于对层叠封装外部的高速通信的传输路径特性等。在确保LSI的通用性的同时还需要提高层叠的LSI间的通信性能的连接布局。因此,本发明在半导体封装内向层叠LSI外依次层叠外部通信LSI、存储LSI、运算LSI,用贯通电极连接各LSI间。另外,对层叠的存储LSI的贯通电极输入端子连接多个层叠LSI的输出端子,在层叠的存储LSI的贯通电极输出端子上连接层叠的多个LSI的输入端子,由此在层叠的存储LSI的布线上直接连接外部通信LSI和运算LSI这两者。
申请公布号 CN101626016A 申请公布日期 2010.01.13
申请号 CN200910146342.3 申请日期 2009.06.24
申请人 株式会社日立制作所 发明人 佐圆真;长田健一
分类号 H01L25/065(2006.01)I;H01L23/52(2006.01)I;H01L23/48(2006.01)I 主分类号 H01L25/065(2006.01)I
代理机构 北京市金杜律师事务所 代理人 王茂华
主权项 1.一种半导体器件,在半导体封装内层叠有多个LSI,其特征在于,包括:封装衬底;第一LSI,其连接在上述封装衬底上,具有用于与上述半导体封装的外部进行数据通信的通信电路;第二LSI,其被配置在上述第一LSI的上方,具有包括设置在多条第一位线与多条第一字线的交点上的多个第一存储单元的第一存储装置;第三LSI,其被配置在上述第二LSI的上方,用于使用上述第一存储装置的存储信息来进行运算处理;以及第一贯通电极,其贯通上述第二LSI而设置,用于使上述第一LSI、上述第二LSI以及上述第三LSI彼此电连接。
地址 日本东京都