延迟时间测量方法、延迟时间调节方法及可变延迟电路

摘要

可变延迟电路1包括：通过串联连接延迟元件D1至Dn构成的多级延迟电路20；选择单元21，选择通过使基准时钟经过一个或多个延迟元件D1至Dn来引入不同延迟量而获得的一个延迟信号；判定单元23，在与基准时钟同步的判定定时处，对顺序地从多个延迟信号中选出的每个延迟信号的逻辑状态进行判定；以及改变点检测单元24，检测在判定定时处基准时钟的逻辑状态发生改变的至少两个延迟元件Dm和Dk，并且其中，时钟信号在分别到达检测出的两个延迟元件Dm和Dk中的各个之前所经过的延迟元件的数目之间的差值(k-m)，被用作提供所希望延迟时间的延迟元件的数目。

主权项

1.一种延迟元件延迟时间测量方法，包括：将基准时钟输入到通过串联连接多个延迟元件而构成的多级延迟电路中；在与所述基准时钟同步的判定定时处，对顺序地从多个延迟信号中选出的每个延迟信号的逻辑状态进行判定，所述多个延迟信号是通过使所述基准时钟经过一个或多个所述延迟元件来引入不同的延迟量而获得的；从所述延迟元件中检测出在所述判定定时处所述基准时钟的逻辑状态已经发生了改变的至少两个延迟元件；以及通过取得所述时钟信号分别到达所述检测出的两个延迟元件中的各延迟元件之前所经过的延迟元件的数目之间的差值，来确定提供所希望延迟时间的延迟元件的数目。