一种包括多个存储模块及芯片组存储控制器的系统

摘要

揭示一种具有数据选通掩模功能的芯片组存储控制器。此控制器包括第一至第N个存储模块，其是以从芯片存储控制器输出的时脉信号而同步操作，从而从各存储模块输出的数据被从芯片组存储控制器模组输出的数据掩模信号所掩蔽，且从各存储模块输出的数据的操作受从各存储模块输出的数据选通信号之控制，因此借助于额外地将一针脚安装于DDR SDRAM，并且掩模数据选通信号而实施DQM功能的逆兼容性。

主权项

1.一种具有数据选通掩模功能的系统，包括：多个存储模块；以及芯片组存储控制器，上述芯片组存储控制器通过输出时钟来控制多个存储模块的数据输入/输出，每个存储模块包括数据选通掩模信号针脚，用于接收数据选通掩模信号；其中在从多个存储模块读取数据的过程中，多个存储模块向芯片组存储控制器提供用于选通数据的数据选通信号，芯片组存储控制器将掩蔽数据选通信号的数据选通掩模信号输出到多个存储模块的数据选通掩模信号针脚。