发明名称 |
高压半导体器件及其制造方法 |
摘要 |
本发明公开了一种高压半导体器件及其制造方法。该高压半导体器件包括:半导体衬底,其具有高压阱区;器件隔离膜,其限定该半导体衬底的有源区;漂移区,其形成在该器件隔离膜的外围;杂质区,其在该漂移区的底部下方形成以覆盖该器件隔离膜;栅电极,其形成在该有源区的预定区中;以及源极/漏极区,其形成在该栅电极任一侧上的漂移区中。 |
申请公布号 |
CN100578813C |
申请公布日期 |
2010.01.06 |
申请号 |
CN200610172416.7 |
申请日期 |
2006.12.27 |
申请人 |
东部电子股份有限公司 |
发明人 |
高哲柱 |
分类号 |
H01L29/78(2006.01)I;H01L27/04(2006.01)I;H01L21/336(2006.01)I;H01L21/822(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 |
代理人 |
郑小军 |
主权项 |
1.一种高压半导体器件的形成方法,该形成方法包括下述步骤:在半导体衬底中形成高压阱区;在该半导体衬底中形成器件隔离膜;在该高压阱区的表面上形成漂移区;通过离子注入高浓度杂质在该漂移区的底部下方形成杂质区以覆盖该器件隔离膜;在该半导体衬底上形成栅电极;以及通过利用该栅电极作为掩模离子注入杂质,在该栅电极的任一侧上的漂移区中形成源极/漏极区;其中该漂移区是低压N阱或低压P阱,通过在900KeV的高能级下进行杂质的离子注入来形成所述杂质区,并且该杂质区形成在该器件隔离膜的底部下方。 |
地址 |
韩国首尔 |