发明名称 |
一种高速DAC的同步方法及装置 |
摘要 |
一种高速DAC的同步方法及装置,以解决在现有的高速DAC技术中存在输出信号不同步的问题。本发明包括将输入的时钟信号进行预定倍数的倍频和分路,得到两路同频同相的时钟信号并发送;将接收到的两路同频同相的时钟信号分别进行预定倍数的分频,并分别将两路分频时钟信号发送;分别对接收到的两路分频时钟信号进行采样,若检测到两路分频时钟信号的采样不同步,则发送在预定时间内屏蔽其中一路时钟信号的请求,并重新对接收到的两路分频时钟信号进行采样,直到两路分频时钟信号同步。本发明通过屏蔽一路时钟信号产生的时间差调整使两路时钟信号同步,解决了在现有的高速DAC技术中存在输出信号不同步的问题。 |
申请公布号 |
CN101621296A |
申请公布日期 |
2010.01.06 |
申请号 |
CN200910090366.1 |
申请日期 |
2009.08.06 |
申请人 |
北京华力创通科技股份有限公司 |
发明人 |
王珺;常鹏;金宏志 |
分类号 |
H03L7/00(2006.01)I;H03M1/66(2006.01)I |
主分类号 |
H03L7/00(2006.01)I |
代理机构 |
北京凯特来知识产权代理有限公司 |
代理人 |
郑立明 |
主权项 |
1、一种高速DAC的同步方法,其特征在于,包括:将输入的时钟信号进行预定倍数的倍频和分路,得到两路同频同相的时钟信号并发送;将接收到的两路同频同相的时钟信号分别进行预定倍数的分频,并分别将两路分频时钟信号发送;分别对接收到的两路分频时钟信号进行采样,若检测到两路分频时钟信号的采样不同步,则发送在预定时间内屏蔽其中一路时钟信号的请求给所述时钟管理单元,并对由所述时钟管理单元重新发送的两路时钟信号的分频时钟信号进行采样,直到两路分频时钟信号同步。 |
地址 |
100088北京市海淀区花园路7号新时代大厦5层 |