一种LDPC码的译码器装置及译码方法

摘要

本发明公开了一种高效的LDPC码的译码器装置和译码方法。首先，对LDPC码的校验矩阵进行分析，找出行重与列重之间的对比关系，然后，根据上述对比关系，确定校验节点更新单元(CNU)与变量节点更新单元的复用程度，并对它们进行分组，形成统一的节点更新单元(NU)，利用统一的节点更新单元处理校验节点更新运算与变量节点更新运算。本发明提供的译码器装置和译码方法既适用于非规则码也适用于规则码，而且译码器耗费的逻辑资源与存储器资源比传统的译码器要小得多。

主权项

1、一种LDPC码的译码器，主要包括：节点更新核心单元NU；节点更新辅助单元NAU；初始化存储器，其对译码器初始输入信息进行存储；迭代存储器，其对校验信息、变量信息、和译码结果进行存储；控制器，对节点更新核心单元NU和节点更新辅助单元NAU进行控制，控制它们进行校验节点更新运算或者进行变量节点更新运算，并对它们与存储器间的数据交换进行控制；其特征在于：所述的节点更新核心单元NU能对对应的校验矩阵中各行的校验信息以及对校验矩阵中各列的变量信息进行计算，并求出NAU单元所需的幅度求和信息以及符号求和信息；所述的节点更新辅助单元NAU能对节点更新核心单元NU输出的幅度求和信息以及初始化信息的幅度进行求和，以及对节点更新核心单元NU输出的符号求和信息以及初始化信息的符号进行求和；所述控制器被配置为根据迭代的进程，当需要进行校验节点更新运算时，将节点更新核心单元NU和节点更新辅助单元NAU配置为校验节点更新单元；当需要进行变量节点更新运算时，将节点更新核心单元NU和节点更新辅助单元NAU配置为变量节点更新单元。