一种实现小包访问内存高速线速的方法及装置

摘要

本发明公开了一种实现小包访问内存高速线速的方法，包括：所述内存控制器对需要写入的小包进行组包，并判断组合后的小包是否大于等于第一组包阈值，如果达到所述组合后的小包写入内存区域；在所述内存区域中的包处理后，所述内存控制器对需要读出的包进行组包，当所述组包大于等于第二组包阈值时从所述内存区域中读出，并通过所述报文发送模块转发所述组包；第一组包阈值为写入时需要达到的高速线速的组包长度，第二组包阈值为读出时需要达到的高速线速的组包长度。本发明中，在读、写访问内存过程中基于内存的Bank Interleave特性采用组包方法，并可以在读访问内存时采用报文调序，达到提高内存的带宽利用率。

主权项

1、一种实现小包访问内存高速线速的方法，应用于包括接收模块、内存区域、内存控制器和发送模块的装置中，其特征在于，所述方法包括以下步骤：所述内存控制器对需要写入的小包进行组包，并判断组合后的小包是否大于等于第一组包阈值，如果达到所述组合后的小包写入内存区域；在所述内存区域中的包处理后，所述内存控制器对需要读出的包进行组包，当所述组包大于等于第二组包阈值时从所述内存区域中读出，并通过所述报文发送模块转发所述组包；第一组包阈值为写入时需要达到的高速线速的组包长度，第二组包阈值为读出时需要达到的高速线速的组包长度。