电流驱动电路

摘要

本发明构成一种电流驱动电路，其能够抑制电源布线的压降或制造工艺的波动的影响，能从多个恒流驱动部供给大小相同的驱动电流。各恒流驱动部(20A)在电源电位VDD和结点(N20)之间具有通过输入信号PWi控制导通·截止的PMOS(21)。在结点(N20)和接地电位GND上串联连接NMOS(24、23)，从偏压生成部(10)对NMOS(23)的栅极施加偏压VB。在结点(N20)上连接电流输出用的PMOS(25)的源极，该PMOS(25)的漏极连接在输出驱动电流OUTi的电流输出端子上。PMOS(24、25)构成电流反射镜电路，NMOS(23)在较高的栅极电压Vg下使用放大率小的NMOS，PMOS(25)使栅极电压Vg降低使用放大率大的PMOS并设定为在饱和区工作。

主权项

1.一种电流驱动电路，具备：偏压生成部，基于基准电压生成用于流过规定的基准电流的偏压；以及多个恒流驱动部，基于上述偏压输出与上述基准电流成比例的驱动电流，其特征在于，上述各恒流驱动部具有：第1导电型的第1晶体管，连接在第1电源电位和第1结点之间，由上述偏压控制导通状态；第2导电型的第2晶体管，连接在第2电源电位和上述第1结点之间，由该第1结点的电位控制导通状态；以及第3晶体管，连接在电流输出端子和上述第2电源电位之间，对上述第2晶体管构成电流反射镜电路，上述偏压生成部具有：运算放大器，对第1输入端子施加上述基准电压，第2输入端子连接到第2结点上并从输出侧输出上述偏压；第1导电型的第4晶体管，连接在上述第1电源电位和第3结点之间，由上述偏压控制导通状态；第2导电型的第5晶体管，连接在上述第2电源电位和上述第3结点之间，由该第3结点的电位控制导通状态；第6晶体管，连接在上述第2结点和上述第2电源电位之间，对上述第5晶体管构成电流反射镜电路；以及电阻，连接在上述第2结点和上述第1电源电位之间。