具串列输入／输出介面之多埠记忆体装置

摘要

本发明提供一种多埠记忆体装置，其包括：位于该多埠记忆体装置之中心区域之复数个埠，其中每一埠用于执行与一对应之外部装置之一资料通信；复数个记忆组(bank)，其基于该复数个埠以一列方向配置于该多埠记忆体装置之上方区域及下方区域；及第一全域I/O资料汇流排及第二全域I/O资料汇流排，其以该列方向配置于该等记忆组与该等埠之间，其每一者用于独立地执行介于在该等记忆组与该等埠之间的一资料传输。

主权项

一种多埠记忆体装置，其包含：位于该多埠记忆体装置之一中心区域之复数个埠，其每一者系用于执行与一对应之外部装置之一资料通信；配置于该多埠记忆体装置之上方区域及下方区域处之复数个记忆组，每一记忆组系用于耦接至该等埠之一对应一者；安置于该等记忆组与该等埠之间的第一全域I/O资料汇流排及第二全域I/O资料汇流排，其每一者系用于独立地执行介于该等记忆组与该等埠之间的一资料传输；及复数个记忆组控制元件，该等记忆组控制元件之每一者配置至该等记忆组之一对应一者且控制该对应之记忆组与该等埠之间的该资料传输；其中该等记忆组控制元件之每一者自该等埠之每一者接收一记忆组选择信号群组及一输入有效资料信号群组，且基于该记忆组选择信号群组确定该输入有效资料信号群组是否属于该对应之记忆组，以将该输入有效资料信号群组传送至该对应之记忆组。