| 主权项 |
一种突波抑制装置，包括：一第一开关，接收一第一输入讯号与一第二输入讯号，据以决定是否输出该第二输入讯号，其中该第二输入讯号为该第一输入讯号之反相讯号；一第二开关，接收该第一输入讯号、该第二输入讯号、以及一第一逻辑讯号，并依据该第一输入讯号与该第二输入讯号决定是否输出该第一逻辑讯号，其中该第一开关与该第二开关之输出形成一第一讯号；一第一延迟电路，接收该第一讯号，并延迟该第一讯号之负缘，据以产生一第一延迟讯号；一第一逻辑电路，接收该第一讯号与该第一延迟讯号，据以产生一第二逻辑讯号；一第一反相器，接收并反相该第二逻辑讯号，据以产生一第一输出讯号；一第三开关，接收该第一输入讯号、该第二输入讯号、以及该第二逻辑讯号，并依据该第一输入讯号与该第二输入讯号决定是否输出该第二逻辑讯号；一第四开关，接收该第一输入讯号与该第二输入讯号，据以决定是否输出该第二输入讯号，其中该第三开关与该第四开关之输出形成一第二讯号；一第二延迟电路，接收该第二讯号，并延迟该第二讯号之正缘，据以产生一第二延迟讯号；一第二逻辑电路，接收该第二讯号与该第二延迟讯号，据以产生该第一逻辑讯号；以及一第二反相器，接收并反相该第一逻辑讯号，据以产生一第二输出讯号。 |
